DIALOG(R)File 347:JAPIO (c) 1998 JPO & JAPIO. All rts. reserv.

02450070
HIGH-BREAKDOWN-STRENGTH POLYCRYSTALLINE SILICON THIN FILM
TRANSISTOR AND
MANUFACTURE THEREOF

PUB. NO.: **63-066970** [JP 63066970 A] PUBLISHED: March 25, 1988 (19880325)

INVENTOR(s): SEKI SHUNJI

UMIGAMI TAKASHI

KOGURE OSAMU

APPLICANT(s): NIPPON TELEGR & TELEPH CORP <NTT> [000422] (A Japanese

Company or Corporation), JP (Japan)

APPL. NO.: 61-209692 [JP 86209692]

FILED: September 08, 1986 (19860908)

INTL CLASS: [4] H01L-029/78; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R004 (PLASMA); R097 (ELECTRONIC MATERIALS -- Metal

Oxide Semiconductors, MOS)

JOURNAL: Section: E, Section No. 644, Vol. 12, No. 291, Pg. 59, August

09, 1988 (19880809)

ABSTRACT

PURPOSE: To provide a high breakdown strength between a source and a drain and to simultaneously obtain high mutual conductance in a polycrystalline silicon thin film transistor by providing offset gate regions between a gate and a source, and between the gate and a drain, and containing hydrogen in the offset gate regions.

CONSTITUTION: OF the title transister, offset gate regions 9 are provided between a gate 4 and a source 5 and between the gate 4 and a drain 6 of a polycrystalline silicon thin film transistor in which a polycrystalline silicon thin film 2 is used as a channel region. Then, hydrogen is contained in the regions 9. For example, the film 2 is deposited on a quartz substrate 1, a gate insulating film 3 and a gate electrode 4 are formed, As is then added by an ion implanting method 10(sup 20) cm(sup -3) to form source, drain regions 5, 6, and heat treated at 900 deg.C in a nitrogen atmosphere to be activated. Then, after an aluminum electrode 7 is formed, the element is allowed to stand in a gas plasma containing mixture gas of hydrogen and nitrogen for 30 min, and hydrogen is added to the regions 9 by the hydrogen plasma process.

の日本国特許庁(JP)

① 符許出頭公開

四公開特許公報(A)

昭63 - 66970

@Int_Cl_4

證別記号

厅内整理番号

母公開 昭和63年(1988) 3月25日

H 01 L 29/78 3 1 1

Z - 8422 - 5F7514-5F

審査請求 未請求 発明の数 2 (全6頁)

高耐圧多結晶シリコン薄膜トランジスタとその製造法 公発明の名称

> 顧 昭61-209692 到特

> > 攻

顧 昭61(1986)9月8日 经出

関 砂発 明 者

俊

茨城県那珂郡東海村大字白方字白根162番地 日本電信電

話株式会社茨城電気通信研究所内

明 逄 ぴ発 海 上 者

茨城県那珂郡東海村大字白方字白根162番地 日本電信電

話株式会社茨城電気通信研究所内

話株式会社茨城電気通信研究所内

者 小 母発 明

茨城県那珂郡東海村大字白方字白根162番地 日本電信電

①出 頣 人 日本電信電話株式会社

東京都千代田区内幸町1丁目1番6号

蝕夫 理 弁理士 高山 7PHC

外1名

明 細

1. 発明の名称

高耐圧多結晶シリコン薄膜トランジスタとそ の製造法

2. 特許請求の範囲

- (1) 多結晶シリコン薄膜をナヤネル領域とする高 耐圧多結晶シリコン薄膜トランジスタにおいて、 ゲートとソース、およびゲートとドレインとの 間にオフセットゲート領域を設け、該オフセッ トゲート鎖域が水溝を含有してなることを特徴 とする高耐圧多結晶シリコン薄膜トランジスタ。
- (2) 多結晶シリコン薄膜をチャネル領域とする高 耐圧多結晶シリコン薄膜トランジスタの製造法 にないて、ゲートとソース間かよびゲートとド レイン間にオフセット領域を有するようにゲー トとソースおよびドレインを形成する工程と、 前記オフセットゲート領域に水果を添加する工 祖とを具領することを特徴とする高耐圧多結晶 シリコン薄膜トランジスタの製造法。
- (3) 特許請求の範囲第2項記載のオフセットゲー

ト領域に水炭を添加する工程が水素ブラズマ処 理を行うことを特徴とする高耐圧多結晶シリコ ン雄雄トランジスタの製造法。

- (4) 特許請求の範囲第2項記載のオフセットゲー ト領域に水溝を添加する工程が水米を含む緩化 シリコン薄膜から水果をオフセツトゲート領域 に拡散させることを特徴とする高耐圧多結晶シ リコン薄膜トランジスタの製造法。
- 3. 発明の詳細な説明

(産業上の利用分野)

本発明は、ソース、ドレイン間に高い絶疑謝 圧を有する高耐圧多結晶シリコン薄膜トランジ スタとその製造法に関するものである。

(従来技術および発明が解決しようとする問題点)

絶破基板上に形成した多結晶シリコンを能動 領域とする多緒晶シリコン薄膜トランジスタは、 大面積の平面形製示案子におけるスイッテング 業子や、 3 次元構造の集積回路などの幅広い厄 用範囲を有することから高い関心を集めている。 とのような菓子に多褶晶シリコン薄膜トランジ

第6図に従来の典型的な多結晶シリコン薄膜トランジスタの断面構造、第7図にドレイン電流特性の一例を示す。図にかいて、1は石英基板、2は多結晶シリコン薄膜、3はSiOz薄膜、4はBを10²⁰cm⁻³ 添加した多結晶シリコン 電極、5は多結晶シリコンにAsを10²⁰cm⁻³ 添加したソース領域、6は多結晶シリコンにAsを10²⁰cm⁻³ 添加したドレイン領域、7はAL電極である。ドレイン電流特性は、チャネル長 20 μm、チャネ

薄膜、3はSiO薄膜、4はBを10²⁰cm⁻³添加した 多結晶シリコン電極、5は多結晶シリコンにAs を10²⁰cm⁻³ 添加したソース領域、6 は多結晶シリ AL電磁、8はオフセットゲート領域を示す。第 9 凶はドレイン電流特性を示す。ゲートとソー ス、ゲートとドレインとの間にそれぞれ 5 /mの オフセツトゲート領域8を設けることにより、 チャネル長 20 μm 、チャネル幅 100 μm の案子寸 伝を有する弟子において、100 V以上のソース。 ドレイン間耐圧を得ることが可能となる。 しか したがら、相互コンダクタンスの低下が顕著で あり、ゲート選圧 8 Vにかいて 0.5 pS程度の相 互コンダクタンスしか得ることができたい。こ れは、オフセツトゲート領域の抵抗が非常に高 いために、オフセツトゲート強炔がチャネルに 直列に付加された寄生抵抗として効き、多結晶 シリコン薄膜トランジスタの相互コンダクタン スを低下せしめているためと考えられる。時に、 多組品シリコンは、結晶粒界の界面単位に捕獲

ル幅 100 μmの素子に対するもので、ゲート 選圧 8 Vにかける相互コンダクタンスは 50 μS、ソース・ドレイン間の耐圧は 20 V 程度である。 このように、 通常の構造のシリコン 薄膜トランジスタでは、 相互コンダクタンスの製点からは、スイッチング業子に要求される特性を経ば満足し得るものの、ソース、ドレイン間耐圧が不足しているという問題点を有する。

された 2.2 × 10¹² cm⁻¹² にも及ぶ界面 電荷に起因して、結晶粒界部に電荷の輸送を妨げる 0.55 eV 程度のポテンシャル障壁が存在するため、著しく高低にとなり、相互コンダクタンスの顕著な低下を招く。このように、ゲートとソース、ゲートとドレインとの間にオフセットゲート領域を投けることにより、100 V 以上のソース、相互コンダクタンスが 1 µS以下にも低下するためにコンダクタンスが 1 µS以下にも低下するためり問題点が生ずる。

以上述べたように、オフセットゲート領域を 有しない通常構造の多結晶シリコン薄膜トラケスをは、スイッチング案子として十分な特性 を有するものの、ソース、ドレイン間耐圧が低いという欠点を有する。一方、単なるオフマットゲート領域を設けた構造の多結晶シリコンドリースのでは、ソース、ドレイン間が圧 を向上させることはできるものの、相互コンダクタンスの低下が著しいという欠点を有する。

(発明の目的)

. .

本発明は上記の欠点を改善するために提案されたもので、多結晶シリコン薄膜を配動領域とする多結晶シリコン薄膜トランジスタにかいて、高いソース、ドレイン間針圧を有すると同時に、高相互コンダクタンスの高針圧多結晶シリコン薄膜トランジスタとその製造法を提供することを目的とする。

(問題点を解決するための手段)

上記の目的を選成するため、本発明は多結晶シリコン薄膜をチャネル領域とする高耐圧多結晶シリコン薄膜トランジスタにおいて、ゲートとソース、およびゲートとドレインとの間にオフセットゲート領域を設け、該オフセットゲート領域を設け、該オフセットケート高対圧多結晶シリコン薄膜トランジスタを発明の受旨とするものである。

さらに本発明は、多結晶シリコン薄膜をチャ ネル領域とする高耐圧多結晶シリコン薄膜トラ ンジスタの製造法において、ゲートとソース間

ジスタの製作工程を示すもので、第1図Fは本 発明のトランジスタの構造を示す。図において、 1は石英蓋板、2は多結晶シリコン薄膜、3は SiOz薄膜、4は多結晶シリコン関極、5はソー ス領域、6はドレイン領域、7はAL関係、9は 水梁を含有するオフセットゲート領域を示す。

次に本発明による高耐圧シリコン薄膜トラン ジスタの製作工程を説明する。

まず、石英基板1上に多結晶シリコン薄膜2を気相成長法により 0.5 μm 堆積した後、酸素雰囲気中 1100 Cの条件で多結晶シリコン表 要 で 100 を 100 に 100

およびゲートとドレイン間にオフセット領域を有するようにゲートとソースかよびドレインを 形成する工程と、前記オフセットゲート領域に 水梁を添加する工程とを具備することを特徴と する高計圧多結晶シリコン薄膜トランジスタの 製造法を発明の受容とするものである。

次に本発明の実施例を説明する。なか実施例は一つの例示であつて、本発明の精神を逸脱しない範囲で、複々の変更あるいは改良を行いりることは言うまでもない。

第1図は本発明の高耐圧シリコン薄膜トラン

なお、水素プラズマ処理は、処理後 500 C以上の無処理を行わなければ AL 関係形成前でも よい。

第2図は、水素プラスマ処理を行なりためのプラスマ発生装置の断面構造を示したもので、10が真空槽、11がプラスマ発生用電医、12がガ

ス導入口である。水果プラズマ処理を施すため には、まず、プラスマ処理を施す試料13を真空 槽内に入れ、内部を10⁻⁴ Torrまで排気する。こ の後、水梁と登案の退合ガスを真空槽内が 1 Torr になるまでガス導入口より導入し、電極間に高 周波電力を印加することによりプラスマを発生 させる。水素の添加量は、水果ブラスマ処理を 行なり時間により創御できる。

第 3 図は、本実施例で作製した高耐圧シリコ ン薄膜トランジスタのドレイン電流特性を示し た図であつて、チャネル長は 20 μm、チャネル 幅は 100 µm、オフセットゲート長は 5 pm である。 この凶から、 100 V以上のソース, ドレイン間 耐圧が得られていると同時に、ゲート電圧 8 V において 30 μS の相互コンダクタンスが得られ ていることがわかる。これは、オフセットゲー ト鎖以を設けることにより、ドレイン近傍にか ける電界集中を緩和することが可能となつたこ とに加えて、多結晶シリコン中に水素を添加す ることにより、結晶粒界部の捕獲単位が補償さ

とするガスプラズマを圧力 1 Torr において、パ ワー 200 Wで界面単位密度 1.6 × 10 tm がえら れる。パワーを 100 W~ 300 W、ガス圧力 0.5 Torr~2 Torr、処理時間10分以上が好適である。 上記水気芽囲気中の熱処理のみではエネルギー が不足しているが、水素の供給量が不足してい るかである。

実施例1で説明したシリコン薄膜トランジス メの製造工程において、水果を含むガスプラズ マを用いるかわりに、第5図に示すよりに、10*1 cm⁻¹ 以上の水業を含む窒化シリコン薄膜14を表 面に堆積し、登業雰囲気中 400 での熱処理によ り水衆をオフセットゲート領域に拡散させるこ とによつても、実施例1と同様にオフセントゲー ート領域に水素を添加し、同様の効果を得るこ とが可能である。

(発明の効果)

とソース、ゲートとドレインとの間にオフセツ ト領域を設け、該オフセット領域に水渠を添加 れ、捕獲革荷密度が 1.6×10 "cm⁻¹程度に低波化 されるため、結晶粒界部のポテンシャル壁壁が 低下し、オフセツトゲート負娘が低抵抗化され たためである。 とのように、 ゲートとソース、 ゲートとドレインとの間に水梁を含有したオフ セットゲート領域を設けることにより、高ソー ス、ドレイン間耐圧、高相互コンダクタンス、 高計圧シリコン薄膜トランジスタを実現すると とができる。

第4回は、相互コンダクタンスのゲート選圧 依存性が、オフセントゲート領域における結晶 粒界部の界面電荷密度によつて変化する様子を 示したものである。水巣を添加することにより、 界面電荷密度を 2.2 × 10 12cm⁻¹ (水業雰囲気中、 450 Cの熱処理の場合のみ)から 1.6 × 10¹²cm⁻² まで低波化することにより、相互コンダクタン スを40倍程度増大できることがわかる。

なお水泉ブラスマ処理の条件、例えばパワー によつても界面単位密度を変化できる。水梁と 窒果からなる混合ガス(混合比1:1)を成分

することにより、ソース、ドレイン間の耐圧が 高く、相互コンダクタンスの大きい高酎圧シリ コン薄膜トランジスタを得ることができるとい り利点がある。

4. 図面の簡単な説明

第1図は本発明の高耐圧シリコン薄膜トラン ジスタの作製工程を説明した図、第2回は水業 添加を行なりためのブラスマ処理装置の断面標 造を説明した図、第3図は水業を含有してなる オフセットゲート領域を有するシリコン薄膜ト ランジスタのドレイン電流特性を説明した図、 第4回は相互コンダクタンスのゲート選圧依存 性が結晶粒界部の界面建荷密度に応じて変化す る様子を説明した図、第5図は他の実施例にか ける水素添加方法を説明した図、第6図は通常 のシリコン薄膜トランジスタの断面構造を示し た図、第7図は通常のシリコン薄膜トランジス 以上説明したように、本発明によればゲート。タのドレイン 直流特性を説明した凶、期 8 図は オフセットゲート領域を設けたシリコン薄膜ト ランジスタの断面構造を示した図、第9図はオ

フセットゲート領域を設けたシリコン薄膜トランジスタのドレイン電流特性を説明した図を示す。

- 1 石 英 基 板
- 2 ………多結晶シリコン薄膜
- 3 ··· ··· SiOz 溥 蕻
- 4 … … ... 多結晶シリコン電極
- 5 … … … ソース領域
- 6 ドレイン領域
- 7 ··· ··· AL電磁
- 8 … … … オフセットゲート領域
- g………水果を含有するオフセツトゲート銀媒
- 11 … … … プラメマ発生用質極
- 12 … … … ガス 導入口
- 14 … … … 登化シリコン薄膜













